開(kāi)關(guān)電源的EMC設計
開(kāi)關(guān)電源因體積小、功率因數較大等優(yōu)點(diǎn)，在通信、控制、計算機等領(lǐng)域應用廣泛。但由于會(huì )產(chǎn)生電磁干擾，其進(jìn)一步的應用受到一定程度上的限制。本文將分析開(kāi)關(guān)電源電磁干擾的各種產(chǎn)生機理，并在其基礎之上，提出開(kāi)關(guān)電源的電磁兼容設計方法。
開(kāi)關(guān)電源的電磁干擾分析
開(kāi)關(guān)電源的結構如圖1所示。首先將工頻交流整流為直流，再逆變?yōu)楦哳l，最后再經(jīng)整流濾波電路輸出，得到穩定的直流電壓。電路設計及布局不合理、機械振動(dòng)、接地不良等都會(huì )形成內部電磁干擾。同時(shí)，變壓器的漏感和輸出二極管的反向恢復電流造成的尖峰，也是潛在的強干擾源。
1 內部干擾源
● 開(kāi)關(guān)電路
開(kāi)關(guān)電路主要由開(kāi)關(guān)管和高頻變壓器組成。開(kāi)關(guān)管及其散熱片與外殼和電源內部的引線(xiàn)間存在分布電容，它產(chǎn)生的du/dt具有較大幅度的脈沖，頻帶較寬且諧波豐富。開(kāi)關(guān)管負載為高頻變壓器初級線(xiàn)圈，是感性負載。當原來(lái)導通的開(kāi)關(guān)管關(guān)斷時(shí)，高頻變壓器的漏感產(chǎn)生了反電勢E＝-Ldi/dt，其值與集電極的電流變化率成正比，與漏感成正比，迭加在關(guān)斷電壓上，形成關(guān)斷電壓尖峰，從而形成傳導干擾。
● 整流電路的整流二極管
輸出整流二極管截止時(shí)有一個(gè)反向電流，其恢復到零點(diǎn)的時(shí)間與結電容等因素有關(guān)。它會(huì )在變壓器漏感和其他分布參數的影響下產(chǎn)生很大的電流變化di/dt，產(chǎn)生較強的高頻干擾，頻率可達幾十兆赫茲。
● 雜散參數
由于工作在較高頻率，開(kāi)關(guān)電源中的低頻元器件特性會(huì )發(fā)生變化，由此產(chǎn)生噪聲。在高頻時(shí)，雜散參數對耦合通道的特性影響很大，而分布電容成為電磁干擾的通道。
2 外部干擾源
外部干擾源可以分為電源干擾和雷電干擾，而電源干擾以“共�！焙汀安钅！狈绞酱嬖�。同時(shí)，由于交流電網(wǎng)直接連到整流橋和濾波電路上，在半個(gè)周期內，只有輸入電壓的峰值時(shí)間才有輸入電流，導致電源的輸入功率因數很低（大約為0.6）。而且，該電流含有大量電流諧波分量，會(huì )對電網(wǎng)產(chǎn)生諧波“污染”。
開(kāi)關(guān)電源的EMC設計
產(chǎn)生電磁干擾有3個(gè)必要條件：干擾源、傳輸介質(zhì)、敏感設備，EMC設計的目的就是破壞這3個(gè)條件中的一個(gè)。針對于此，主要采取的方法有：電路措施、EMI濾波、屏蔽、印制電路板抗干擾設計等。
1 降低開(kāi)關(guān)損耗和開(kāi)關(guān)噪聲的軟開(kāi)關(guān)技術(shù)
軟開(kāi)關(guān)是在硬開(kāi)關(guān)基礎上發(fā)展起來(lái)的一種基于諧振技術(shù)或利用控制技術(shù)實(shí)現的在零電壓/電流狀態(tài)下的先進(jìn)開(kāi)關(guān)技術(shù)。
軟開(kāi)關(guān)的實(shí)現方法是：在原電路中增加小電感、電容等諧振元件，在開(kāi)關(guān)過(guò)程前后引入諧振，消除電壓、電流的重疊。圖2給出了一種使用軟開(kāi)關(guān)技術(shù)的基本開(kāi)關(guān)單元。
2 減小干擾源干擾能量的緩沖電路
在開(kāi)關(guān)控制電源的輸入部分加入緩沖電路（見(jiàn)圖3），其由線(xiàn)性阻抗穩定網(wǎng)絡(luò )組成，用于消除電力線(xiàn)干擾、電快速瞬變、電涌、電壓高低變化和電力線(xiàn)諧波等潛在的干擾。緩沖電路器件參數為R1=500Ω，C=6nF，L=36mH，R=150Ω。
3 切斷干擾噪聲傳播路徑的EMI濾波
在開(kāi)關(guān)電源輸入和輸出電路中加裝EMI濾波器，是抑制傳導發(fā)射的一個(gè)很有效方法。其參數主要有：放電電阻、插入損耗、Cx電容、Cy電容和電感值。其中，插入損耗是濾波器性能的一個(gè)關(guān)鍵參數。在考慮機械性能、環(huán)境、成本等前提下，應該盡量使插入損耗大一些。用共模、差模干擾的測量結果與標準限值，加上適當的裕量可得到濾波器的插入損耗IL。
ILCM（dB）=Vcm（dB）-Vlimt（dB）-3（dB）+M（dB） （1）
ILDM（dB）=VDM（dB）-Vlimt（dB）-3（dB）+M（dB） （2）
式中，3dB表示在分離共模、差模傳導干擾的測試過(guò)程中測試結果比實(shí)際值大3dB；M（dB）表示設計裕量，一般取6dB；Vlimit（dB）為相關(guān)標準如CISPR，FCC等規定的傳導干擾限值。
圖4是220V/50Hz交流輸入的開(kāi)關(guān)電源交流側EMI濾波器的電路。Cy＝3300pF，L1、L2＝0.7mH，它們構成共模濾波電路，抑制0.5～30MHz的共模干擾信號。Cx＝0.1μF，L3、L4＝200～500μH，采用金屬粉壓磁芯，與L1/L2、Cx構成L-N端口間低通濾波器，用于抑制電源線(xiàn)上存在的0.15～ 0.5MHz差模干擾信號。R用于消除可能在濾波器中出現的靜電積累。
是開(kāi)關(guān)電源的直流輸出側濾波電路，它由共模扼流圈L1、L2，扼流圈L3和電容C1、C2組成。為了防止磁芯在較大的磁場(chǎng)強度下飽和而使扼流圈失去作用，磁芯必須采用高頻特性好且飽和磁場(chǎng)強度大的恒μ磁芯。
4 用屏蔽來(lái)抑制輻射及感應干擾
開(kāi)關(guān)電源干擾頻譜集中在30MHz以下的頻段，直徑r＜λ/2π，主要是近場(chǎng)性質(zhì)的電磁場(chǎng)，且屬低阻抗場(chǎng)�？捎脤щ娏己玫牟牧蠈﹄妶�(chǎng)屏蔽，而用導磁率高的材料對磁場(chǎng)屏蔽。此外，還要對變壓器、電感器、功率器件等采取有效的屏蔽措施。屏蔽外殼上的通風(fēng)孔最好為圓形，在滿(mǎn)足通風(fēng)的條件下，孔的數量可以多，每個(gè)孔的尺寸要盡可能小。接縫處要焊接，以保證電磁的連續性。屏蔽外殼的引入、引出線(xiàn)處要采取濾波措施。對于電場(chǎng)屏蔽，屏蔽外殼一定要接地。對于磁場(chǎng)屏蔽，屏蔽外殼不需接地。
5 合理的PCB布局及布線(xiàn)
敏感線(xiàn)路主要是指控制電路和直接與干擾測量設備相連的線(xiàn)路。要降低干擾水平，最簡(jiǎn)單的方法就是增大干擾源與敏感線(xiàn)路的間距。但由于受電源尺寸的限制，單純的增大間距并非解決問(wèn)題的最佳途徑，更為合理的方法是根據干擾電場(chǎng)的分布情況將敏感線(xiàn)路放在干擾較弱的地方。PCB抗干擾布局設計流程如圖6所示。
| 【上一個(gè)】 DC-DC開(kāi)關(guān)電源管理芯片的設計 | 【下一個(gè)】 DC-DC開(kāi)關(guān)電源管理芯片的設計 |
| ^ 開(kāi)關(guān)電源的EMC設計 |