開(kāi)關(guān)電源的PCB設計規范
在任何開(kāi)關(guān)電源設計中，PCB板的物理設計都是最后一個(gè)環(huán)節，如果設計方法不當，PCB可能會(huì )輻射過(guò)多的電磁干擾，造成電源工作不穩定。特別是面臨如今性能強大的開(kāi)關(guān)穩壓器和電源越來(lái)越緊湊，開(kāi)關(guān)電源的開(kāi)關(guān)頻率越來(lái)越高。這使得PCB的設計越來(lái)越困難。本文就這一難題提出一些建議，希望對電子設計師們有所幫助。
考慮一個(gè)將24V降為3.3V的3A開(kāi)關(guān)穩壓器。設計這樣一個(gè)10W穩壓器初看起來(lái)不會(huì )太困難，設計人員可能很快就可以進(jìn)入實(shí)現階段。不過(guò)，讓我們看看在采用Webench等設計軟件后，實(shí)際會(huì )遇到哪些問(wèn)題。如果我們輸入上述要求，Webench會(huì )從若干IC中選出“Simpler Switcher”系列中的LM25576(一款包括3A FET的42V輸入器件)。該芯片采用帶散熱墊的TSSOP-20封裝。
Webench菜單中包括了對體積或效率的設計優(yōu)化。設計需要大容量的電感和電容，從而需要占用較大的PCB空間。Webench提供如表1的選擇。
表1：
值得注意的是，最高效率是84%，且此最高效率是當輸入-輸出間的壓差很低時(shí)實(shí)現的。此例中，輸入/輸出比大于7。一般情況下，可以用兩級電路來(lái)降低級與級之間的比率，但通過(guò)兩個(gè)穩壓器實(shí)現的效率不會(huì )更好。
圖1：通過(guò)兩個(gè)穩壓器實(shí)現的效率不會(huì )更好。
接著(zhù)，我們選PCB面積最小的最高開(kāi)關(guān)頻率。高開(kāi)關(guān)頻率最可能在版圖方面產(chǎn)生問(wèn)題。Webench可以生成帶全部有源和無(wú)源器件的電路圖。
圖2：簡(jiǎn)化的開(kāi)關(guān)電源電路圖。
圖2所示的簡(jiǎn)化電路圖對了解基本情況幫助甚大�？匆豢措娏魍罚喊袴ET在導通狀態(tài)下的回路標記為紅色；把FET在截至狀態(tài)下的回路標記為綠色。我們可以觀(guān)察到兩種不同情況：有兩種顏色的區域和僅一種顏色的區域。我們必須特別關(guān)注后一種情況，因此時(shí)電流在零和滿(mǎn)量程之間交替變化。這些是具有高di/dt的區域。
高di/dt的交變電流將在PCB導線(xiàn)周?chē)a(chǎn)生顯著(zhù)的磁場(chǎng)，該磁場(chǎng)將成為該電路內其它器件甚至同一或鄰近PCB上其它電路的主要干擾源。假定這不是交變電流，那么公共電流通路并不是太重要，di/dt的影響也小得多。另一方面，隨著(zhù)時(shí)間變化，這些區域將承載更大負載。本例中，從二極管陰極到輸出以及從輸出地到二極管陽(yáng)極就是公共通路。當輸出電容器充放電時(shí)，該電容會(huì )產(chǎn)生很高的di/dt。連接輸出電容的所有線(xiàn)段必須滿(mǎn)足兩個(gè)條件：因為電流大，因此它們的寬度要寬；為了最小化di/dt的影響，它們又必須盡量短。
PCB版圖設計要點(diǎn)
實(shí)際上，設計人員不應采用把導線(xiàn)從Vout和地引至電容的方法實(shí)現所謂的傳統版圖。這些導線(xiàn)將承載很大的交變電流，因此將輸出和地直接連至電容端子是個(gè)更好的方法。這樣交替變化的電流僅表現在電容上。連接電容的其它導線(xiàn)現在承載的幾乎是恒定電流，因而與di/dt相關(guān)的任何問(wèn)題得到了很好的解決。地是另一個(gè)經(jīng)常被誤解的難題。簡(jiǎn)單地在“第2層”放置一個(gè)地平面，并將全部地線(xiàn)連接到這一層不會(huì )有很好的效果。
圖3：將輸出和地直接連至電容端子是個(gè)更好的方法。
讓我們看看為什么。我們的設計例子有高達3A的電流必須從地流回源(一個(gè)24V汽車(chē)電池或一個(gè)24V電源)。在二極管、COUT、CIN和負載的地連接處會(huì )有較大電流，而開(kāi)關(guān)穩壓器的地連接流經(jīng)的電流小。同樣情況也適用于電阻分壓器的參考地。若上述全部地引腳都連至一個(gè)地平面，將出現地線(xiàn)反彈現象。雖然很小，但電路中的敏感點(diǎn)(如借以獲得反饋電壓的電阻分壓器)將不會(huì )有穩定的參考地。這樣，整個(gè)穩壓精度將受到極大影響。實(shí)際上，隱藏在第二層地平面中的源還會(huì )產(chǎn)生“振鈴”現象，而且非常難以定位。
此外，大電流連接必定用到連接地平面的過(guò)孔，而過(guò)孔是另一個(gè)干擾和噪聲源。把CIN地連接作為電路輸入和輸出側所有大電流地導線(xiàn)的星型節點(diǎn)是個(gè)較好的解決方案。這個(gè)星型節點(diǎn)連接地平面和兩個(gè)小電流地連接(IC和分壓器)�！�
圖4：
現在地平面會(huì )很潔凈：沒(méi)有大電流、沒(méi)有地線(xiàn)反彈。所有大電流地是以星型連接到CIN地。所有設計人員必須要做的事是使(全部在PCB頂層的)地導線(xiàn)盡可能短而粗。
需要檢查的節點(diǎn)是那些高阻抗節點(diǎn)，因為它們很容易被干擾。最關(guān)鍵節點(diǎn)是IC的反饋管腳，其信號取自電阻分壓器。FB管腳是放大器(如LM25576)或比較器(如采用磁滯穩壓器的場(chǎng)合)的輸入。在兩種情況FB點(diǎn)的阻抗都相當高。因此，電阻分壓器應放置在FB管腳的右側，從電阻分壓器中間連一條短導線(xiàn)到FB。從輸出到電阻分壓器的導線(xiàn)是低阻抗的，可用較長(cháng)導線(xiàn)連至電阻分壓器。這里要緊的是布線(xiàn)方法而非導線(xiàn)長(cháng)度。而其它節點(diǎn)就并非如此關(guān)鍵了。所以不必擔心開(kāi)關(guān)節點(diǎn)、二極管、COUT、開(kāi)關(guān)穩壓器IC的VIN 管腳或者CIN。
布線(xiàn)方法
布線(xiàn)方法將給電阻分壓器帶來(lái)差別。該導線(xiàn)從COUT連至電阻分壓器，它的地回到COUT。我們必須確保該回路不形成一個(gè)開(kāi)放區域。開(kāi)放區域會(huì )起到接收天線(xiàn)的作用。如果我們能保證導線(xiàn)下的地平面沒(méi)有干擾，那么由導線(xiàn)和導線(xiàn)下的地以及第1層和第2層之間的一段距離圍成的區域應該也是沒(méi)有干擾的�，F在明白了，為什么地不應放在第4層，因為距離顯著(zhù)增加了。
另一種方法是將電阻分壓器的地連接布線(xiàn)在第1層，并且使兩條導線(xiàn)并行并盡可能靠近以使區域更小。這些觀(guān)點(diǎn)適用于信號流經(jīng)的全部導線(xiàn)：傳感器連接、放大器輸出、ADC或音頻功放的輸入。應對每個(gè)模擬信號進(jìn)行處理，以減少它們拾取噪聲的可能性。
圖5：
只要有可能就盡量縮小開(kāi)放的電路板區域面積的要求對低阻抗導線(xiàn)也同樣適用；在這種情況我們有一個(gè)潛在的向PCB其它部分或其它設備發(fā)射干擾信號的源(“天線(xiàn)”)。需要重申的是，開(kāi)放電路板區域面積越小越好。
另外兩條導線(xiàn)也很關(guān)鍵，第一條是從IC的開(kāi)關(guān)輸出到二極管和電感節點(diǎn)；第二條是從二極管到該節點(diǎn)。這兩條導線(xiàn)無(wú)論是在開(kāi)關(guān)導通還是二極管流過(guò)電流時(shí)都有很高的di/dt，所以這些導線(xiàn)應盡可能短而粗。從該節點(diǎn)到電感以及從電感到COUT的導線(xiàn)就不那么關(guān)鍵。在本例中，電感電流相對恒定而且變化緩慢。我們所要做的是確保它是低阻抗點(diǎn)以最小化壓降。
實(shí)際樣例分析
圖6：比較好的開(kāi)關(guān)電源版圖設計。
圖6是一個(gè)比較好的版圖設計。主要元件是一款與外部FET配合使用并采用MSOP-8封裝的控制器。注意CIN附近的空間，該電容的接地點(diǎn)直接連至二極管陽(yáng)極。你無(wú)法使“電源地”內的導線(xiàn)更短！FET[SW]可向上移動(dòng)幾毫米以縮短陰極-電感-FET之間的導線(xiàn)。
COUT區域是看不到的。但我們可觀(guān)察到電阻分壓器(FB1- FB2)非常接近該IC。FB2與另一個(gè)獨立的地平面連接，IC的地管腳也作同樣處理。利用三個(gè)過(guò)孔把“信號”地連至地平面，而“電源”地也是利用三個(gè)過(guò)孔連接PCB的GND腳。這樣，“信號”地就看不到“電源”地上發(fā)生的任何地線(xiàn)反彈。
| 【上一個(gè)】 開(kāi)放核協(xié)議—IP核在SoC設計中的接口技術(shù) | 【下一個(gè)】 開(kāi)關(guān)電源EMI濾波器原理與設計研究 |
| ^ 開(kāi)關(guān)電源的PCB設計規范 |