高可靠性的可編程電源管理解決方案
系統工程師正受到降低成本和提高電路板可靠性的壓力。一個(gè)經(jīng)常被忽視的應對措施是減少為FPGA、 微處理器和數字信號處理器進(jìn)行電源監控而使用的元件數量。新穎的高集成度可編程電源電路將復位生成電路、看門(mén)狗定時(shí)器(WDT)和電壓監控器集成電路集成在單個(gè)器件之中。這種一體化方案有助于降低系統成本，解決設計人員所關(guān)心的可靠性問(wèn)題。本文討論將可編程邏輯、ADC和DAC集成在一起的創(chuàng )新解決方案，該方案使電源管理功能具有更高的精確性，同時(shí)還可降低成本。
電源管理的挑戰
一個(gè)典型的CPU電源電路如圖1所示。對于典型的DSP、 FPGA或微處理器，各種電源電壓要求為：器件的核心電壓為1.2V、輔助電壓和PLL電壓為3.3V、 I/O驅動(dòng)電壓為1.5V和1.8V。常見(jiàn)的電源設計的電壓是源于單一的5V輸入電源，通過(guò)一系列DC/DC轉換器后產(chǎn)生各種電源電壓。為提供如同單電源印刷電路板一樣的可靠性，必須對電路板上的所有電源進(jìn)行監測，并能產(chǎn)生正確的CPU復位信號或電源故障中斷信號。
圖1的電壓監控塊是一個(gè)集成電路，當電源發(fā)生故障或手動(dòng)切斷電路板的電源時(shí)，它會(huì )發(fā)送信號給CPU。如果任何一個(gè)DC/DC轉換器發(fā)生故障，電壓將升高或降低，超出正常工作電壓的范圍，從而導致CPU不能正常執行程序。對CPU而言，一個(gè)潛在的最糟糕情況是非易失性?xún)却姹桓膶?xiě)，使系統無(wú)法啟動(dòng)。如果電源發(fā)生故障時(shí)能夠中斷CPU，就能安全地中止當前任務(wù)，為可靠重新啟動(dòng)保存重要信息。
許多廉價(jià)的電壓監控器集成電路通常有一個(gè)被忽視的負作用，對于電壓變化，監控器的閾值將影響整個(gè)系統的容差。圖2說(shuō)明了這種情況。核心電壓的規格為1V+/-5％，如果CPU核心電壓低于0.95V，就要求監控器必須發(fā)出一個(gè)中斷信號。然而，考慮到監控器的閾值精度，電壓變化的整個(gè)容差降低了。在這個(gè)例子中，該監控器的閾值為0.95V＋2％/-3％(0.97V至0.93V)。采用這種監控集成電路時(shí)，該閾值應設置成0.97V ，這就限制了DC/DC轉換器的容差。
圖1中的復位發(fā)生器塊是另一種較常見(jiàn)的分立集成電路，當所有電壓穩定后，它向CPU發(fā)出釋放復位輸入信號。在所有電源穩定之后，CPU繼續保持復位模式一段時(shí)間是常見(jiàn)的情況。例如，Power Good信號有效后，移動(dòng)式英特爾Atom處理器期待“脈沖延伸”兩個(gè)毫秒的復位脈沖。只有到那個(gè)時(shí)刻，CPU才開(kāi)始執行程序。
圖1中的最后一個(gè)分立集成電路塊是看門(mén)狗定時(shí)器。如果主程序沒(méi)有對監視器進(jìn)行定期服務(wù)，這個(gè)定時(shí)器件觸發(fā)系統復位。其目的是將系統從暫停狀態(tài)恢復為正常運行。
提升電源管理的靈活性并降低成本
電源，復位和看門(mén)狗定時(shí)器應用需求是多種各樣的，這導致元件供應商提供大量的分立數字和混合信號元件，以幫助設計人員應對電源管理的挑戰。但是，如果采用分立電壓監控器，復位和定時(shí)器電路會(huì )增加印刷電路板布局的復雜性，并提高成本。
由于板級寄生作用和電源的開(kāi)關(guān)，電壓波動(dòng)是正常的電源特性，削減成本的措施之一是使用不太精確、成本更低的電壓監控器件。然而，變化超過(guò)1％的廉價(jià)監控器閾值會(huì )降低系統的電源紋波容差，并導致復位條件比實(shí)際需要的多。在一些設計中，另一個(gè)降低成本的措施是不監測所有的電壓幅度，期望在正常工作期間，DC/DC轉換器沒(méi)有故障。這雖然降低了成本，可靠性卻沒(méi)有保障。
電路板的變化迫使設計人員重新設計電源管理電路，每次設計都要使用各種元器件。使用功能固定的分立集成電路的重新設計常常意味著(zhù)要備有更多合格的元件，這將帶來(lái)很大的庫存量。
許多電源管理電路設計存在著(zhù)固有的缺點(diǎn)，因而設計者萌生了將復雜可編程器件與高精度模擬電路集成在同一器件上的想法�？删幊唐骷䴙闋顟B(tài)機或布爾邏輯描述的各種邏輯時(shí)序提供了靈活性。精確可編程斷點(diǎn)的改進(jìn)型閾值監控器使同一芯片可用于更廣泛的電源監控應用�？傊�，可編程的電源管理集成電路使具有普遍性的電源管理解決方案實(shí)現標準化。
可編程電源管理集成電路實(shí)例
萊迪思半導體的Power Manager II是高集成度的產(chǎn)品，提升了許多板級監控集成電路的精確性。這些電源管理器件將精密故障監測電路、 CPLD和ADC/DAC電路集成在同一器件中。例如， Power Manager II中的一個(gè)產(chǎn)品可監控多達六個(gè)電源，并提供七個(gè)數字輸出，其中兩個(gè)輸出可配置成高電壓MOSFET驅動(dòng)器，另外五個(gè)輸出可配置成輸入。它還有兩個(gè)通用數字輸入端，可用于其他控制功能(圖3)。通過(guò)使用具有四個(gè)可編程定時(shí)器的可編程邏輯器件塊，該器件可以產(chǎn)生CPU復位信號，包括脈沖延伸和電源故障中斷信號。
這種電源管理集成電路取代了如前所述的三個(gè)電壓監控器、復位發(fā)生器和看門(mén)狗定時(shí)器電源管理集成電路，且成本較低。在某些情況下，甚至取代兩個(gè)分立集成電路就可能會(huì )得到一個(gè)更經(jīng)濟的設計。電源管理集成電路的高集成度特性不但有助于節省時(shí)間和經(jīng)費，還可用于多種設計。
Power Manager II POWR607器件的6個(gè)電壓監控器(VMON)都是獨立可編程的。斷點(diǎn)比較器提供192可編程點(diǎn)，整個(gè)范圍為0.667V到5.811V。當電源關(guān)閉之后，每個(gè)都提供一個(gè)75mV零檢測選擇，以確定電源輸出是否已經(jīng)衰退到無(wú)效的情況。如果被監測的電壓大于斷點(diǎn)設置，每個(gè)比較器輸出一個(gè)邏輯高電平至可編程器件塊。比較器提供設定點(diǎn)的滯回約1％，以減少由電路板引入的輸入噪聲造成的誤觸發(fā)，以及由于開(kāi)關(guān)電源而引起的正常電源紋波。過(guò)電壓和欠電壓電壓斷路點(diǎn)是可編程的，反映了被管理的DSP/FPGA/微機的容差。每一個(gè)電壓監控器提供一個(gè)數字濾波器，可以延時(shí)比較器的輸出，以避免假的觸發(fā)條件。針對CPU的看門(mén)狗定時(shí)器功能，該器件提供一個(gè)內置的振蕩器和可編程定時(shí)器電路，設定時(shí)序間隔范圍為32微秒到2秒。
實(shí)際應用證實(shí)了Power Manager II器件對從事數字系統設計工程師和模擬電源設計者都頗具吸引力。該器件提供一個(gè)簡(jiǎn)單的軟件可編程接口，通過(guò)一個(gè)示意框圖允許設計者用對話(huà)框配置模擬塊，通過(guò)一個(gè)方程構造器就能夠容易地構建復位時(shí)序。該器件提供了在系統可編程(ISP)的JTAG接口，并可訪(fǎng)問(wèn)標準的JEDEC的文件格式。當器件已安裝在電路板上時(shí)，可通過(guò)ISP接口對電路的功能進(jìn)行修改或升級。通過(guò)JTAG鏈，它比傳統的分立集成電路有更好的可見(jiàn)度。
可重復編程電源管理器的概念有助于加速修改已有的電路板，減輕修改設計的負擔。通過(guò)集成大多數電源管理應用中采用的分立集成電路，可編程電源管理芯片不但提供更好的靈活性，還降低了元器件材料成本。
| 【上一個(gè)】 電源管理：高級電源管理芯片FS1610及其應用 | 【下一個(gè)】 突破電氣機房末端電源管理：節能降耗從“源頭”開(kāi)始 |
| ^ 高可靠性的可編程電源管理解決方案 |