- 您的當前位置：首頁(yè)->產(chǎn)品知識
一種用于高速ADC的采樣保持電源電路的設計
近年來(lái)，隨著(zhù)數字信號處理技術(shù)的迅猛發(fā)展，數字信號處理技術(shù)廣泛地應用于各個(gè)領(lǐng)域。因此對作為模擬和數字系統之間橋梁的模數轉換器（ADC）的性能也提出了越來(lái)越高的要求。低電壓高速ADC在許多的電子器件的應用中是一個(gè)關(guān)鍵部分。由于其他結構諸如兩步快閃結構或內插式結構都很難在高輸入頻率下提供低諧波失真，因此流水線(xiàn)結構在高速低功耗的ADC應用中也成為一個(gè)比較常用的結構。
作為流水線(xiàn)ADC前端的采樣保持電路是整個(gè)系統的關(guān)鍵模塊電路之一。設計一個(gè)性能優(yōu)異的采樣保持電路是避免采樣歪斜（timing skew）最直接的方法。
本文基于TSMC 0.25μm CMOS工藝，設計了一個(gè)具有高增益、高帶寬的OTA，并且利用該OTA構造一個(gè)適用于10位，100 MS/s的流水線(xiàn)ADC的采樣保持電路。文章討論了適宜采用的跨導運算放大器的結構以及對其性能產(chǎn)生影響的因素和采樣保持電路的結構，最后給出了仿真結果。
OTA的設計
1、OTA結構
在2.5 V的電源電壓下，雖然套筒式共源共柵結構具有高速、高頻、低功耗的特點(diǎn)，但由于套筒式結構的輸出擺幅低，不太適合低壓下的設計。因此折疊式共源共柵的運放結構是一個(gè)較好的選擇，如圖1（a）所示。由于該OTA將用于閉環(huán)結構，為了減少輸入端的寄生電容，采用了NMOS管作為輸入管。
本文采用如圖1（b）所示的增益自舉電路結構。放棄使用四個(gè)單端輸入-單端輸出的運放是因為后者不僅會(huì )增加功耗和面積，而且由于不可避免地采用電流鏡結構會(huì )引入鏡像極點(diǎn)，限制了OTA的頻率特性，使其單位增益帶寬變小。為了提供最大的輸出擺幅，放大器A2必須采用NMOS的輸入差動(dòng)對。同理，放大器A1必須采用PMOS作為輸入差動(dòng)對。
由于該OTA將應用到10位，100 MS/s流水線(xiàn)ADC的采樣保持電路中，其增益A0應滿(mǎn)足式中，
N為ADC的分辨率，B為每級的有效位數。對于本例，N=10，B=1，則A0>72.25 dB.對于如此大的直流增益，即使采用了增益自舉電路結構，主運放和輔助運放的增益還是要達到40 dB以上。以圖1（b）為例，提高折疊式共源共柵運放的直流增益的方法有：①增加M7和M8管的跨導和溝道長(cháng)度，但是會(huì )增大寄生電容，降低運放的次極點(diǎn)頻率。②增大M1和M2管的跨導和溝道長(cháng)度，由于次極點(diǎn)處在折疊點(diǎn)處，因此會(huì )降低運放的次極點(diǎn)頻率。③可以增加M5和M6管的溝道長(cháng)度，由于信號不經(jīng)過(guò)這幾個(gè)管子，因此不會(huì )降低工作速度。
為滿(mǎn)足設計要求，該OTA的單位增益帶寬至少要達到800 MHz以上。根據文獻[4]，單位增益帶寬GBW滿(mǎn)足
式中：K=μ0Cox，μ0是電子遷移率；Cox是單位面積的柵氧化層電容；Id1是尾電流；W1和L1分別是M1管的寬和長(cháng)；CL是負載電容。根據式（2），提高單位增益帶寬可以通過(guò)：增加尾電流，但這樣會(huì )增加功耗；增大W1，但會(huì )增大折疊點(diǎn)處的寄生電容，減小相位裕度。
同時(shí)，OTA的有限增益和有限的穩定時(shí)間會(huì )使采樣保持的實(shí)際結果與理想情況之間出現偏差，例如信號失真，低信噪比（SNR）等。因此需要一個(gè)快速穩定的高直流增益OTA.為了達到設計要求，需要反復進(jìn)行模擬和折中，進(jìn)行優(yōu)化。
該OTA采用如圖2所示的動(dòng)態(tài)開(kāi)關(guān)電容共模反饋。選擇這種共模反饋的原因是：首先，由于此共模反饋電路是離散型共模反饋結構，所以不會(huì )浪費功耗。其次，這種共模反饋結構也不會(huì )限制OTA的輸出擺幅。OTA的主運放和兩個(gè)輔助運放將采用同一個(gè)偏置電路。
2、頻率特性與建立時(shí)間
為了使放大器穩定，輔助運放的單位增益帶寬必須要小于主運放的次極點(diǎn)頻率，但要大于其主極點(diǎn)的頻率。即
式中：ω3是主運放的-3 dB帶寬；ω4是輔助運放的單位增益帶寬；ω6是主運放的次極點(diǎn)。
除了對于放大器穩定性的考慮之外，還需要對OTA的建立時(shí)間進(jìn)行考慮。減少OTA建立時(shí)間最有效的方法是減小doublets的影響。
因此，式（3）的范圍就顯得太大了，根據文獻[5]，輔助運放的單位增益極點(diǎn)應該大于整個(gè)閉環(huán)回路的-3 dB帶寬，即
式中βω5是整個(gè)閉環(huán)回路的-3 dB帶寬。需要注意的是，ω4不必比βω5大太多，因為過(guò)分增大ω4的代價(jià)是使OTA的功耗變大。采樣保持電路的結構
本文的采樣保持電路采用電容翻轉型結構。如圖3所示。該結構具有實(shí)現面積小、噪聲低、功耗低、保持相穩定時(shí)間短等優(yōu)點(diǎn)。適用于高速的流水線(xiàn)ADC.同時(shí)采用了下極板采樣技術(shù)和全差分結構。全差分結構可以消除電路的共模失調誤差，抑制襯底噪聲。下極板采樣技術(shù)的應用則可以幾乎完全抑制了在采樣時(shí)刻由于開(kāi)關(guān)的電荷注入和時(shí)鐘饋通引入的非線(xiàn)性誤差。
仿真結果
采用Cadence Spectre作為仿真工具。電源電壓為2.5 V，采用TSMC 0.25μm CMOS工藝，在各個(gè)工藝角下對OTA進(jìn)行AC分析，仿真結果如表1所示，在TT工藝角下的波特圖如圖4所示。
表中的建立時(shí)間t是以達到0.05%精度的建立時(shí)間進(jìn)行計算的。將OTA接成單位增益放大器，輸入幅值為1 V的差分階躍信號，得到如圖5所示的瞬態(tài)響應曲線(xiàn)。
在電路的輸入端加一個(gè)正弦波信號（Vpp為2 V，頻率為10 MHz），輸出端在保持相時(shí)能在4 ns內穩定到1 V，這滿(mǎn)足100 MHz采樣頻率的要求。
將該OTA應用到圖3所示的采樣保持電路中，輸入幅值為1 V的差分正弦信號，輸出信號如圖6所示。由圖可知，保持值與輸入信號的采樣值之間的差值小于0.3 mV.對于10位精度的ADC來(lái)說(shuō)，采樣保持的誤差應該小于
即0.488 mV.因此該采樣保持電路可以應用于10位ADC中。
測量動(dòng)態(tài)特性最直接的方法是對其輸出做快速傅里葉變換（FFT）。無(wú)雜散動(dòng)態(tài)范圍（spurious freedynamic range，SFDR）是衡量動(dòng)態(tài)性能的一個(gè)重要的技術(shù)指標。SFDR是指所能處理的最大和最小信號之比。它與輸入信號的幅度無(wú)關(guān)，因此，用它表示的動(dòng)態(tài)性能更具有普遍意義。
圖7（a）和（b）分別是在采樣頻率為100 MHz下，對由輸入信號為5.1758 MHz和47.9492 MHz（約為奈奎斯特采樣頻率）的滿(mǎn)幅度正弦信號（Vpp=2 V）所得的輸出信號的FFT頻譜圖。
式中：fin是輸入頻率；fs是采樣頻率；Nwindow是記錄的正弦波的周期數，它必須是一個(gè)質(zhì)數。測量FFT的頻譜圖可知當輸入信號fin=5.175 8 MHz時(shí)，SFDR為81 dB；當輸入信號fin=47.949 2 MHz（約為奈奎斯特采樣頻率）時(shí)，SFDR為80 dB.
結論
本文設計了一個(gè)可應用于10位、100 MS/s流水線(xiàn)ADC前端模塊的采樣保持電路。采用增益提升技術(shù)使得采樣保持電路中的OTA達到100 dB的增益，并且GBW達到1 GHz，達到0.05%精度的建立時(shí)間小于4 ns.采用上述OTA的采樣保持電路在100 MHz采樣頻率下，當輸入信號的頻率為5.175 8MHz時(shí)，SFDR為81 dB.當輸入信號的頻率為47.949 2 MHz（約為奈奎斯特采樣頻率）時(shí)，SFDR為80 dB.與近期國內外同類(lèi)電路進(jìn)行比較，比較結果如表2所示。由表2可知，該采樣保持電路在性能上還是不錯的。
| 【上一個(gè)】 開(kāi)關(guān)電源電路中拓撲電感的Saber仿真輔助設計 | 【下一個(gè)】 開(kāi)關(guān)電源技術(shù)之非隔離型降壓式電源設計的分析 |
| ^ 一種用于高速ADC的采樣保持電源電路的設計 |